- 目錄
崗位職責(zé)是什么
驗(yàn)證工程師是一個(gè)關(guān)鍵的角色，負(fù)責(zé)確保產(chǎn)品或系統(tǒng)在開發(fā)過程中滿足預(yù)設(shè)的質(zhì)量標(biāo)準(zhǔn)和規(guī)格要求。他們的工作旨在通過一系列測(cè)試方法，找出并修復(fù)潛在的問題，以保證產(chǎn)品的性能和可靠性。
崗位職責(zé)要求
1. 精通驗(yàn)證流程和技術(shù)，包括單元測(cè)試、集成測(cè)試和系統(tǒng)測(cè)試。
2. 具備良好的編程技能，能夠編寫和執(zhí)行測(cè)試腳本。
3. 對(duì)軟件開發(fā)生命周期有深入理解，能有效參與到需求分析和設(shè)計(jì)階段。
4. 熟悉相關(guān)行業(yè)的法規(guī)和標(biāo)準(zhǔn)，確保產(chǎn)品的合規(guī)性。
5. 嚴(yán)謹(jǐn)細(xì)致，具備優(yōu)秀的分析和問題解決能力。
6. 良好的溝通技巧，能有效地與開發(fā)團(tuán)隊(duì)、項(xiàng)目經(jīng)理和其他利益相關(guān)者協(xié)作。
崗位職責(zé)描述
驗(yàn)證工程師的工作日常包括但不限于： - 設(shè)計(jì)和實(shí)施測(cè)試計(jì)劃，覆蓋各種功能和性能場(chǎng)景。 - 編寫和維護(hù)自動(dòng)化測(cè)試腳本，提高測(cè)試效率。 - 分析測(cè)試結(jié)果，定位和報(bào)告缺陷，跟蹤修復(fù)進(jìn)度。 - 參與代碼審查，從驗(yàn)證角度提出改進(jìn)建議。 - 協(xié)助開發(fā)團(tuán)隊(duì)優(yōu)化測(cè)試環(huán)境，確保測(cè)試的準(zhǔn)確性和穩(wěn)定性。 - 定期更新測(cè)試文檔，記錄測(cè)試過程和結(jié)果，為項(xiàng)目決策提供依據(jù)。
有哪些內(nèi)容
1. 測(cè)試用例設(shè)計(jì)：根據(jù)需求文檔創(chuàng)建詳盡的測(cè)試用例，覆蓋所有可能的輸入和預(yù)期輸出。
2. 缺陷管理：使用專門的工具跟蹤缺陷，與開發(fā)團(tuán)隊(duì)協(xié)調(diào)修復(fù)工作，并驗(yàn)證修復(fù)效果。
3. 自動(dòng)化測(cè)試框架：建設(shè)和維護(hù)測(cè)試自動(dòng)化框架，確保測(cè)試腳本的可維護(hù)性和可擴(kuò)展性。
4. 性能和壓力測(cè)試：評(píng)估系統(tǒng)在高負(fù)載或極端條件下的行為，確保其穩(wěn)定性和響應(yīng)速度。
5. 回歸測(cè)試：在每次代碼更改后執(zhí)行必要的測(cè)試，防止新引入的錯(cuò)誤影響已驗(yàn)證的功能。
6. 風(fēng)險(xiǎn)評(píng)估：識(shí)別潛在的風(fēng)險(xiǎn)點(diǎn)，提前制定預(yù)防措施，減少產(chǎn)品發(fā)布后的質(zhì)量問題。
7. 用戶驗(yàn)收測(cè)試：協(xié)助準(zhǔn)備用戶驗(yàn)收測(cè)試，確保產(chǎn)品符合用戶和業(yè)務(wù)需求。
驗(yàn)證工程師的工作是確保產(chǎn)品在推向市場(chǎng)前達(dá)到高質(zhì)量標(biāo)準(zhǔn)，他們的貢獻(xiàn)對(duì)整個(gè)項(xiàng)目的成功至關(guān)重要。通過他們的努力，我們可以增強(qiáng)用戶對(duì)產(chǎn)品的信心，提升公司的品牌形象。
驗(yàn)證工程師崗位職責(zé)范文
第1篇 軟件驗(yàn)證工程師崗位職責(zé)
動(dòng)力總成軟件驗(yàn)證工程師 法國賽科技術(shù)工程集團(tuán)中國總公司 賽科工業(yè)科技開發(fā)(武漢)有限公司,法國賽科技術(shù)工程集團(tuán)中國總公司,賽科工業(yè),賽科 職責(zé)描述:
responsibilities:
1. e_ecute software validation for engine controller (ecu or ecm) by using of hil (hardware-in-the-loop) bench or vehicle.
2. e_ecute calibration for e/e relevant parameters in engine controller (ecu or ecm) according to project specific calibration freezing phases.
3. create ecm software test procedure (test case) autonomously, by collecting the inputs from design/development team.
4. analyze issues observed during the test, and write the tests reports after test.
5. create software bug ticket in altis system, synthesis and follow up the issues.
6. communicate and synchronize with europe counterparts if necessary.
7. perform issue analysis, on-site support according to e_ternal requests.
8. familiar with functions of engine management system (ems) and electric functions of engine control unit (ecu).
9. electronic architecture knowledge, with architecture knowledge is preferable.
10. can/lin network knowledge, with relevant application e_perience
11. diagnostic knowledge, familiar with uds, kwp2000 protocols
12. fault management and diagnostic knowledge
任職要求:
requirement:
1. working e_perience in oem, tier1 supplier, design service company is preferred
2. english : fluent (toiec level >; 800), working language
3. chinese : good communication skills
4. french : would be a plus
5. ee tests tools: canalyzer, diagnostic tools, inca(es590 or 592) and mda, multimeter, oscilloscope, current clamp etc.
第2篇 ic設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)
ic設(shè)計(jì)驗(yàn)證工程師 西安紫光國芯半導(dǎo)體有限公司 西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯 以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國際ic公司以及國內(nèi)頂端ic公司提供on-site設(shè)計(jì)服務(wù)。
西安紫光國芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和dft、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計(jì)公司以及國內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。
我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!
responsibilities:
1. according to the design specification, be responsible for the verification plan and verification objective definition.
2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.
3. work with random verification methodology(vmm, ovm, uvm, erm)
4. work as an independent verification engineers to check the design functionality at soc module level and chip level.
5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.
6. verilog or vhdl coding according to design specification or e_ternal/internal ip integration.
7. support the post simulation with gate-level verilog or vhdl net list.
requirements:
1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working e_perience.
2. e_perience with verification language (specman/e-language, system-verilog, vera)
3. e_perience with rtl coding and simulators (modelsim, nc-sim).
4. basic knowledge of script language (perl, tcl, c-language and so on)
5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.
6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.
7. team oriented, love to work in young, international and highly motivated teams.
8. good command of english
第3篇 數(shù)字電路驗(yàn)證工程師崗位職責(zé)
數(shù)字電路驗(yàn)證工程師 上海立可芯半導(dǎo)體科技有限公司 上海立可芯半導(dǎo)體科技有限公司,立可芯 主要職責(zé):
1. 負(fù)責(zé)制定驗(yàn)證計(jì)劃,并根據(jù)計(jì)劃完成模塊驗(yàn)證或子系統(tǒng)驗(yàn)證;
2. 負(fù)責(zé)驗(yàn)證相關(guān)文檔的撰寫工作;
3. 負(fù)責(zé)模塊在產(chǎn)品開發(fā)階段的技術(shù)支持工作;
4. 負(fù)責(zé)與軟件溝通模塊使用流程和場(chǎng)景,豐富驗(yàn)證case;
5. 負(fù)責(zé)低功耗驗(yàn)證相關(guān)工作;
6. 負(fù)責(zé)芯片時(shí)序仿真;
7. 負(fù)責(zé)量產(chǎn)測(cè)試所需的模塊驗(yàn)證case設(shè)計(jì)與實(shí)現(xiàn);
8. 負(fù)責(zé)芯片的驗(yàn)證平臺(tái)開發(fā),負(fù)責(zé)驗(yàn)證技術(shù)跟蹤與演進(jìn);
9. 研究新的驗(yàn)證方法和驗(yàn)證工具并加以應(yīng)用。
所需資歷:
1. 學(xué)歷/所受培訓(xùn):通信、電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷(本科專業(yè)經(jīng)驗(yàn)豐富者同等考慮)
2. 能力要求:兩年以上數(shù)字集成電路驗(yàn)證經(jīng)驗(yàn);精通驗(yàn)證語言和驗(yàn)證方法學(xué);掌握完整驗(yàn)證流程;熟練使用驗(yàn)證工具、方法學(xué);精通systemverilog和verilog語言;熟練使用eda驗(yàn)證工具
5. 其它要求:有較好的英語讀寫能力;有較強(qiáng)的責(zé)任心,認(rèn)真細(xì)致;有較強(qiáng)的自我學(xué)習(xí)能力;良好的英語聽、說、讀、寫能力;良好的溝通協(xié)作能力
第4篇 資深驗(yàn)證工程師崗位職責(zé)
soc驗(yàn)證資深工程師/專家 杭州中天微系統(tǒng) 杭州中天微系統(tǒng)有限公司,中天微,中天微系統(tǒng),杭州中天微,杭州中天微系統(tǒng),中天微 任職資格:
1.具備mcu、ap、dsp類芯片數(shù)字電路驗(yàn)證背景,有asic流片經(jīng)驗(yàn)。熟練掌握verilog、system verilog、uvm、c、perl等開發(fā)語言,熟悉vcs、verdi、modelsim等仿真工具。
2.能獨(dú)立搭建ip/soc驗(yàn)證環(huán)境,獨(dú)立完成功能、功耗、門仿等驗(yàn)證工作,熟悉數(shù)字電路驗(yàn)證流程。
3.有奮斗精神,吃得起苦,能夠發(fā)現(xiàn)問題、解決問題
4.有良好的溝通能力,有團(tuán)隊(duì)協(xié)作精神
5.有責(zé)任心,做事認(rèn)真
崗位職責(zé):
1.ip/soc驗(yàn)證環(huán)境搭建
2.ip/soc功能驗(yàn)證、低功耗驗(yàn)證、門級(jí)驗(yàn)證、fpga驗(yàn)證
3.驗(yàn)證方法學(xué)的應(yīng)用,流程的建立規(guī)范
4.培養(yǎng)年輕工程師
5.團(tuán)隊(duì)管理
第5篇 邏輯驗(yàn)證工程師崗位職責(zé)
數(shù)字芯片(邏輯)設(shè)計(jì)/驗(yàn)證工程師 九州華興集成電路設(shè)計(jì)(北京)有限公司 九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興 崗位職責(zé):
1、負(fù)責(zé)芯片頂層或ip集成驗(yàn)證;
2、與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃,并搭建基于uvm的驗(yàn)證平臺(tái);
3、執(zhí)行驗(yàn)證計(jì)劃,編寫測(cè)試用例,開展遞歸測(cè)試,完成問題的調(diào)試和修復(fù);
4、負(fù)責(zé)覆蓋率收斂,并設(shè)計(jì)和編寫測(cè)試用例完成signoff前的cross-check;
5、開展門級(jí)功能和時(shí)序仿真;
6、為芯片的bring up提供支持。
任職要求:
1、4-6年ic驗(yàn)證經(jīng)驗(yàn),微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè),碩士及以上學(xué)歷;
2、熟悉ic驗(yàn)證流程,具備豐富的ip/soc驗(yàn)證以及成功流片的經(jīng)驗(yàn);
3、熟悉system verilog和uvm驗(yàn)證方法學(xué);
4、熟悉a_i/apb/ahb等總線協(xié)議;
5、熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證;
6、熟悉門級(jí)仿真;
7、能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn),具備團(tuán)隊(duì)協(xié)作精神,思路清晰,愛鉆研,具備抗壓能力。
第6篇 電子驗(yàn)證工程師崗位職責(zé)
整車電子開發(fā)驗(yàn)證工程師-上海 上海通用汽車 上汽通用汽車有限公司,sgm,上海通用汽車,別克,通用汽車,上汽通用 職責(zé)概述:
完成整車電子開發(fā)驗(yàn)證的計(jì)劃開發(fā)、驗(yàn)證實(shí)施和驗(yàn)證狀態(tài)跟蹤
職責(zé)描述:
1.熟悉汽車電子相關(guān)領(lǐng)域的規(guī)范, 根據(jù)整車項(xiàng)目開發(fā)節(jié)點(diǎn)安排電子驗(yàn)證開發(fā)計(jì)劃。跟蹤并推動(dòng)項(xiàng)目零部件、子系統(tǒng)和整車試驗(yàn)的狀態(tài)、結(jié)果和問題解決。根據(jù)電子電氣硬件設(shè)計(jì)原理,設(shè)計(jì)合理仿真模擬方案
2.熟悉整車電子架構(gòu),根據(jù)項(xiàng)目節(jié)點(diǎn)安排搭建子系統(tǒng)臺(tái)架,負(fù)責(zé)設(shè)計(jì)臺(tái)架布局和零件采購,安排各電子子系統(tǒng)的測(cè)試并匯總問題狀態(tài)。
3. 定期與全球各區(qū)域溝通討論并推進(jìn)整車電子開發(fā)驗(yàn)證工作
4.根據(jù)項(xiàng)目節(jié)點(diǎn)組織驗(yàn)證狀態(tài)評(píng)審及匯報(bào)。
5.電子開發(fā)驗(yàn)證車輛的狀態(tài)維護(hù)和驗(yàn)證狀態(tài)匯報(bào)。
任職資格:
1.全日制本科及以上學(xué)歷,汽車電子、電子工程、車輛工程等相關(guān)專業(yè)
2.從事整車電子開發(fā)驗(yàn)證相關(guān)行業(yè)2年以上的工作經(jīng)驗(yàn)
3.熟悉整車開發(fā)流程,熟悉汽車電器系統(tǒng),掌握總線通訊知識(shí),具有項(xiàng)目管理基礎(chǔ)知識(shí),會(huì)使用相關(guān)電子驗(yàn)證工具,如spy3
4.具備較強(qiáng)的組織協(xié)調(diào)、溝通能力
5.熟練的英語讀寫能力、良好的口語表達(dá)能力,可獨(dú)立組織英語會(huì)議
6.熟練運(yùn)用office工作軟件,ppt撰寫及演講能力強(qiáng)者優(yōu)先考慮
第7篇 數(shù)字ic驗(yàn)證工程師崗位職責(zé)
數(shù)字ic驗(yàn)證工程師 崗位職責(zé):
1. 負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);
2. 負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;
3. 負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。
任職要求:
1. 本科及以上學(xué)歷,微電子、電子工程、通信工程類專業(yè);
2. 至少5年以上工作經(jīng)驗(yàn)或有多個(gè)ic設(shè)計(jì)項(xiàng)目的驗(yàn)證經(jīng)驗(yàn);
3. 熟悉asic芯片全開發(fā)流程(cot/soc均可);
4. 熟練掌握hdl語言:verilog/systemverilog;
5. 對(duì)驗(yàn)證方法學(xué)的熟練使用:vmm/uvm/ovm之一;
6. 腳本的熟練使用:sh/perl/tcl/makefile/python/ruby。
崗位職責(zé):
1. 負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);
2. 負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;
3. 負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。
第8篇 ic驗(yàn)證工程師崗位職責(zé)
ic驗(yàn)證工程師 采微科技 上海采微電子科技有限公司,上海采微科技,采微科技 senior/staff verification engineer or manager
responsibilities:
- participate/lead asic digital verification for cpu/soc projects;
- create verification plans with designers;
- develop dv architecture and verification environment;
- verification e_ecution and sign-off;
skills mandatory:
- e_cellent team working style;
- solid ip/soc verification background:
- mass production for verified ip/soc
- production e_periences on verification strategies and testplans;
- proficiency in uvm for testbench creation, debug, reuse, constrained-random stimulus and functional coverage;
- e_pert level knowledge of verification tools ;
- familiar with linu_, csh/python or any script languages;
skills plus:
- production e_perience on simulation acceleration solution;
- familiar with _86 architecture is a big plus, especially on pci e_press;
- familiar with any risc architecture (arm, mips, .etc);
- familiar with system modeling;
- good understanding on modern operating systems and virtualization.
高級(jí)/工作人員驗(yàn)證工程師或經(jīng)理
職責(zé):
- 參與/領(lǐng)導(dǎo)針對(duì)cpu / soc項(xiàng)目的asic數(shù)字驗(yàn)證;
- 與設(shè)計(jì)師制定驗(yàn)證計(jì)劃;
- 開發(fā)dv架構(gòu)和驗(yàn)證環(huán)境;
- 驗(yàn)證執(zhí)行和簽名;
技能強(qiáng)制:
- 優(yōu)秀的團(tuán)隊(duì)合作精神;
- 固體ip / soc驗(yàn)證背景:
- 批量生產(chǎn)的驗(yàn)證ip / soc
- 驗(yàn)證策略和測(cè)試計(jì)劃的生產(chǎn)經(jīng)驗(yàn);
- 熟練的uvm測(cè)試臺(tái)創(chuàng)建,調(diào)試,重用,約束隨機(jī)刺激和功能覆蓋;
- 驗(yàn)證工具的專家級(jí)知識(shí);
- 熟悉linu_,csh / python或任何腳本語言;
技能加:
- 模擬加速解決方案的生產(chǎn)經(jīng)驗(yàn);
- 熟悉_86架構(gòu)是一大優(yōu)勢(shì),特別是在pci e_press上;
- 熟悉任何risc架構(gòu)(arm,mips,.etc);
- 熟悉系統(tǒng)建模;
- 對(duì)現(xiàn)代操作系統(tǒng)和虛擬化的良好理解。
第9篇 設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)
epb算法設(shè)計(jì)與驗(yàn)證工程師 上海匯眾 上海匯眾汽車制造有限公司,上海匯眾,匯眾 招 聘 崗位: epb算法設(shè)計(jì)與驗(yàn)證工程師
工 作 地點(diǎn): 上海市浦東南路1493號(hào)
數(shù) 量: 2人
學(xué) 歷 要求: 碩士及以上學(xué)歷
專 業(yè) 要求: 車輛工程、控制工程或相關(guān)專業(yè)
英 語 能力: 英語cet6以上
經(jīng) 歷 要求: 有3年以上底盤電控產(chǎn)品開發(fā)經(jīng)歷
性 別 要求: 不限
年 齡 要求: 不限
經(jīng) 驗(yàn) 要求: 3年以上底盤電控產(chǎn)品的控制算法的設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)
其 他 要求: 熱愛這個(gè)行業(yè)、勤學(xué)肯干,具有團(tuán)隊(duì)協(xié)作精神
工作職責(zé):
1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進(jìn)行控制算法驗(yàn)證工作;
2)利用相關(guān)的工具,如tessy,qac,polyspace等進(jìn)行軟件單元測(cè)試;
3)編寫算法軟件單元測(cè)試用例;
4)撰寫控制算法軟件驗(yàn)證相關(guān)的報(bào)告和文檔;
5)熟悉軟件釋放流程,管控軟件發(fā)布質(zhì)量。
優(yōu)先經(jīng)驗(yàn)和技能:
1)精通控制理論;具有汽車系統(tǒng)動(dòng)力學(xué)、制動(dòng)系統(tǒng)等專業(yè)知識(shí);
2)具有開發(fā)電子制動(dòng)系統(tǒng)項(xiàng)目的經(jīng)歷者優(yōu)先,包括epb、abs、tcs、esp等;
3)熟練使用matlab/simulink等建模工具; 熟練使用tessy,qac,polyspace等測(cè)試軟件;熟悉c語言;
4)熟悉misra c規(guī)則;
5)有歐美外資、合資企業(yè)的工作經(jīng)歷者優(yōu)先。
第10篇 芯片驗(yàn)證工程師崗位職責(zé)
芯片驗(yàn)證工程師 泰凌微電子 泰凌微電子(上海)有限公司,泰凌,泰凌微電子,泰凌 工作職責(zé):
本職位主要是負(fù)責(zé)搭建無線soc及ip相關(guān)數(shù)字產(chǎn)品的驗(yàn)證測(cè)試環(huán)境,協(xié)同算法工程師和芯片設(shè)計(jì)工程師編寫芯片測(cè)試計(jì)劃并進(jìn)行數(shù)字仿真及驗(yàn)證。
職位要求:
1. 碩士及以上學(xué)歷,電子工程、微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè);
2. 熟悉數(shù)字芯片驗(yàn)證流程、verilog語言及數(shù)字芯片ip的verilog驗(yàn)證;
3. 能熟練運(yùn)用c/c++及uvm/ovm驗(yàn)證方法學(xué)進(jìn)行編程,熟悉perl/shell腳本;
4. 英語cet—4級(jí)以上,能夠熟練的閱讀英文開發(fā)資料;
5. 具備良好的文檔編寫能力和習(xí)慣,能夠編寫規(guī)范的概要和詳細(xì)設(shè)計(jì)文檔;
6. 具備良好的溝通與協(xié)調(diào)能力,良好的團(tuán)隊(duì)合作意識(shí),強(qiáng)烈的責(zé)任感及進(jìn)取精神;
7. 有以下一項(xiàng)或多項(xiàng)經(jīng)驗(yàn)者優(yōu)先:
a) 有assertion設(shè)計(jì)經(jīng)驗(yàn);
b) 有搭建基于uvm/ovm驗(yàn)證平臺(tái)經(jīng)驗(yàn)。
第11篇 高級(jí)ic驗(yàn)證工程師崗位職責(zé)
高級(jí)ic驗(yàn)證工程師 崗位職責(zé):
1. 負(fù)責(zé)制定模塊級(jí)/系統(tǒng)級(jí)的驗(yàn)證計(jì)劃,搭建模塊級(jí)/系統(tǒng)級(jí)驗(yàn)證平臺(tái),編寫模塊級(jí)/系統(tǒng)級(jí)測(cè)試用例,完成模塊級(jí)/系統(tǒng)級(jí)的功能驗(yàn)證。參與芯片后仿真;
2.編寫驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過程和提升驗(yàn)證的自動(dòng)化;
3.解決芯片驗(yàn)證過程中的工具和環(huán)境問題。
4.參與芯片bring up調(diào)試。
任職要求:
1.精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái);
2.精通verilog和system verilog語言;熟練使用vcs, verdi等主流eda仿真工具;
3.熟悉linu_/uni_環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言;
4.熟悉a_i/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮;
5.5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn);
6.較強(qiáng)的技術(shù)文檔撰寫能力和良好的團(tuán)隊(duì)協(xié)作能力;具備積極的工作態(tài)度,做事認(rèn)真負(fù)責(zé),善于溝通。
職位必備項(xiàng)
學(xué)校類型必須公辦以上學(xué)校
專業(yè)選擇必須電氣工程類,計(jì)算機(jī)科學(xué)與技術(shù)類相關(guān)專業(yè)
學(xué)歷必須統(tǒng)招本科以上學(xué)歷
其他項(xiàng)5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn)
精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái)
職位優(yōu)先項(xiàng)
工作經(jīng)驗(yàn) 5年以上工作經(jīng)驗(yàn)優(yōu)先
技能要求 具備較強(qiáng)的r;建模;集成電路能力優(yōu)先
方向要求 具有芯片;集成電路相關(guān)工作經(jīng)驗(yàn)優(yōu)先
其他項(xiàng) 精通verilog和system verilog語言;熟練使用vcs, verdi等主流eda仿真工具
熟悉linu_/uni_環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言
熟悉a_i/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮
崗位職責(zé):
1. 負(fù)責(zé)制定模塊級(jí)/系統(tǒng)級(jí)的驗(yàn)證計(jì)劃,搭建模塊級(jí)/系統(tǒng)級(jí)驗(yàn)證平臺(tái),編寫模塊級(jí)/系統(tǒng)級(jí)測(cè)試用例,完成模塊級(jí)/系統(tǒng)級(jí)的功能驗(yàn)證。參與芯片后仿真;
2.編寫驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過程和提升驗(yàn)證的自動(dòng)化;
3.解決芯片驗(yàn)證過程中的工具和環(huán)境問題。
4.參與芯片bring up調(diào)試。
任職要求:
1.精通芯片驗(yàn)證流程和uvm驗(yàn)證方法學(xué),使用uvm+systemverilog搭建驗(yàn)證平臺(tái);
2.精通verilog和system verilog語言;熟練使用vcs, verdi等主流eda仿真工具;
3.熟悉linu_/uni_環(huán)境,熟悉c/c++,熟練掌握makefile,perl/python等腳本語言;
4.熟悉a_i/ahb等總線協(xié)議;有ssd控制器芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)優(yōu)先考慮;
5.5年左右設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過至少1個(gè)asic/soc項(xiàng)目的流片經(jīng)驗(yàn);
6.較強(qiáng)的技術(shù)文檔撰寫能力和良好的團(tuán)隊(duì)協(xié)作能力;具備積極的工作態(tài)度,做事認(rèn)真負(fù)責(zé),善于溝通。
第12篇 集成電路驗(yàn)證工程師崗位職責(zé)
集成電路前端(數(shù)字)驗(yàn)證工程師 廣芯微電子(廣州)股份有限公司 廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯 職責(zé)描述:
1. 與芯片設(shè)計(jì)工程師溝通,撰寫完整的ip驗(yàn)證和芯片級(jí)驗(yàn)證的測(cè)試計(jì)劃
2. 負(fù)責(zé)芯片測(cè)試環(huán)境搭建
3. 使用system verilog搭建uvm驗(yàn)證環(huán)境。能進(jìn)行隨機(jī)性測(cè)試和回歸測(cè)試。
4. 參與fpga系統(tǒng)驗(yàn)證
任職要求:
1. 電子工程,計(jì)算機(jī)或微電子等專業(yè),本科以上學(xué)歷
2. 在數(shù)字設(shè)計(jì)驗(yàn)證領(lǐng)域有2年以上工作經(jīng)驗(yàn)
3. 熟悉ip模塊以及芯片級(jí)測(cè)試計(jì)劃的撰寫
4. 熟悉verilog/c/c++
5. 熟悉uvm驗(yàn)證方法學(xué),熟悉使用system verilog。
6. 具有芯片流片經(jīng)驗(yàn)者優(yōu)先
7. 有低功耗驗(yàn)證者優(yōu)先
8. 具有團(tuán)隊(duì)精神,責(zé)任感,積極主動(dòng),溝通能力強(qiáng)
第13篇 硬件驗(yàn)證工程師崗位職責(zé)
硬件開發(fā)/驗(yàn)證工程師 復(fù)旦微 上海復(fù)旦微電子集團(tuán)股份有限公司,上海復(fù)旦,復(fù)旦微,復(fù)旦 崗位職責(zé):
1.從事集成電路設(shè)計(jì)工作;
2.主要完成集成電路設(shè)計(jì)中的硬件設(shè)計(jì)、驗(yàn)證設(shè)計(jì)、樣片測(cè)試、參數(shù)標(biāo)定工作;
3.硬件設(shè)計(jì):使用eda軟件、電子產(chǎn)品有針對(duì)設(shè)計(jì)原理圖、pcb、調(diào)試;
4.驗(yàn)證設(shè)計(jì):編寫軟件(c、匯編)配合pcb板有針對(duì)性進(jìn)行功能驗(yàn)證;
5.樣片測(cè)試:編寫軟件、設(shè)計(jì)硬件對(duì)工程樣片進(jìn)行功能、參數(shù)測(cè)試,編寫文檔;
6.參數(shù)標(biāo)定:分析樣片測(cè)試中的數(shù)據(jù)、編寫文檔,完成芯片ac/dc參數(shù)標(biāo)定。
職位要求:
1.大學(xué)本科及以上學(xué)歷,至少具備一年工作經(jīng)驗(yàn);
2.通信、電子工程、微電子或相關(guān)專業(yè),性別不限;
3.熟練掌握pc機(jī)硬件基本接口、常用芯片和器件;
4.熟練掌握一種pc高級(jí)語言(c/vb/vc等);
5.熟練掌握至少一類單片機(jī)(51/pic/arm);
6.熟練掌握pcb設(shè)計(jì)工具(protel),有一定的pcb設(shè)計(jì)經(jīng)驗(yàn);
7.具有eeprom、flash、rfid工作經(jīng)驗(yàn)者優(yōu)先;
8.具備基本數(shù)字電路設(shè)計(jì),有使用vhdl或verilog設(shè)計(jì)、仿真經(jīng)驗(yàn);
9.具備通用可編程器件(cpld/fpga)開發(fā)基礎(chǔ)知識(shí);
10.具備良好的團(tuán)隊(duì)協(xié)作精神、溝通能力,有較強(qiáng)的自學(xué)能力和進(jìn)取心。
第14篇 芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)
芯片設(shè)計(jì)驗(yàn)證工程師 瀚芯咨詢 上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯 soc 芯片設(shè)計(jì)驗(yàn)證工程師 asic verification engineer
position: ic design verification engineer, or above level
location: shanghai
responsibilities:
-understanding the e_pected functionality of designs.
-developing testing and regression plans.
-verification with verilog / system verilog / uvm
-setup verification testbench in module level and chip level, define and e_ecute verification plan with full functional coverage.
-designing and developing verification environment.
-running rtl and gate-level simulations/regression.
-code/functional coverage development, analysis and closure.
requirements:
-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.
-system verilog, vmm/ovm/uvm verification methdology.
-industry standard asic design and verification
-masters degree with 5+ years of e_perience
第15篇 測(cè)試驗(yàn)證工程師崗位職責(zé)
車聯(lián)網(wǎng)測(cè)試驗(yàn)證工程師 國汽(北京)智能網(wǎng)聯(lián)汽車研究院有限公司 國汽(北京)智能網(wǎng)聯(lián)汽車研究院有限公司,國汽智聯(lián),國汽智能網(wǎng)聯(lián),國汽 崗位職責(zé):
1.作為車聯(lián)網(wǎng)項(xiàng)目的測(cè)試負(fù)責(zé)人,編寫測(cè)試計(jì)劃,策劃測(cè)試項(xiàng)目的總體測(cè)試策略;
2.負(fù)責(zé)設(shè)計(jì)測(cè)試用例;
3.負(fù)責(zé)項(xiàng)目的具體測(cè)試執(zhí)行工作,編寫軟件問題報(bào)告;
4.作為測(cè)試項(xiàng)目負(fù)責(zé)人,對(duì)項(xiàng)目的bug狀態(tài)進(jìn)行監(jiān)控和跟蹤。
任職要求:
1.本科及以上學(xué)歷,計(jì)算機(jī)、通信等相關(guān)專業(yè),本科需工作2年以上,碩士不作要求;
2.至少掌握一門編程語言,有相關(guān)編程經(jīng)驗(yàn)(java、c)者優(yōu)先;
3.至少熟悉一種數(shù)據(jù)庫;
4.具備測(cè)試規(guī)劃設(shè)計(jì)能力,有web、app測(cè)試經(jīng)驗(yàn)者優(yōu)先;
5.有單元測(cè)試,及junit框架測(cè)試經(jīng)驗(yàn)者優(yōu)先;
6.有過小型測(cè)試工具輕量級(jí)開發(fā)、理解v2_通信基本原理和車聯(lián)網(wǎng)相關(guān)經(jīng)驗(yàn)者優(yōu)先;
7.具有較強(qiáng)的溝通理解和協(xié)調(diào)能力,工作積極主動(dòng)。
第16篇 數(shù)字驗(yàn)證工程師崗位職責(zé)
數(shù)字驗(yàn)證工程師 工作描述
1.根據(jù)設(shè)計(jì)規(guī)范制定測(cè)試計(jì)劃。
2. 設(shè)計(jì)和發(fā)展核查環(huán)境
3. 創(chuàng)建uvm測(cè)試用例
4. 創(chuàng)建代碼和函數(shù)覆蓋報(bào)告。
工作要求
1. 電子工程、計(jì)算機(jī)或相關(guān)專業(yè),碩士學(xué)歷2年以上學(xué)歷,本科5年以上asic設(shè)計(jì)或驗(yàn)證工作經(jīng)驗(yàn)。
2.熟悉verilog和rtl設(shè)計(jì)
3.熟悉system-verilog和uvm驗(yàn)證方法
4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先
5.熟悉數(shù)字信號(hào)處理知識(shí)者優(yōu)先
6.善于解決問題和溝通 工作描述
1.根據(jù)設(shè)計(jì)規(guī)范制定測(cè)試計(jì)劃。
2. 設(shè)計(jì)和發(fā)展核查環(huán)境
3. 創(chuàng)建uvm測(cè)試用例
4. 創(chuàng)建代碼和函數(shù)覆蓋報(bào)告。
工作要求
1. 電子工程、計(jì)算機(jī)或相關(guān)專業(yè),碩士學(xué)歷2年以上學(xué)歷,本科5年以上asic設(shè)計(jì)或驗(yàn)證工作經(jīng)驗(yàn)。
2.熟悉verilog和rtl設(shè)計(jì)
3.熟悉system-verilog和uvm驗(yàn)證方法
4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先
5.熟悉數(shù)字信號(hào)處理知識(shí)者優(yōu)先
6.善于解決問題和溝通
第17篇 系統(tǒng)驗(yàn)證工程師崗位職責(zé)
系統(tǒng)驗(yàn)證工程師 altran 亞創(chuàng)(上海)工程技術(shù)有限公司,altran,亞創(chuàng),亞創(chuàng) 工作職責(zé)
? 測(cè)試任務(wù)包括:
o 獨(dú)立承擔(dān)測(cè)試任務(wù),設(shè)計(jì)合理的測(cè)試計(jì)劃及測(cè)試用例
o 執(zhí)行測(cè)試用例,缺陷報(bào)告及跟蹤
o 能與同事、跨部門的組織或個(gè)人進(jìn)行協(xié)作,完成聯(lián)調(diào)、集成測(cè)試
o 參與自動(dòng)化用例的編寫,設(shè)計(jì)&參與產(chǎn)品的性能、安全測(cè)試
o 編寫并維護(hù)測(cè)試文檔,測(cè)試幫助手冊(cè)
? 保證被測(cè)系統(tǒng)的質(zhì)量,能引入比較好的思想和方法,設(shè)計(jì)、優(yōu)化、執(zhí)行測(cè)試過程
? 從用戶角度對(duì)產(chǎn)品、流程提出持續(xù)性改進(jìn)意見,與項(xiàng)目團(tuán)隊(duì)共同提高軟件品質(zhì)
任職資質(zhì)
? 工作積極主動(dòng),執(zhí)行力強(qiáng),良好的英語溝通能力
? 本科5年以上,碩士3年以上軟件測(cè)試工作經(jīng)驗(yàn)
? 熟悉linu_操作系統(tǒng)
? 熟悉軟件測(cè)試流程,掌握軟件測(cè)試?yán)碚摷胺椒?并能熟練使用常見的測(cè)試工具
? 具備良好的需求理解能力、溝通協(xié)調(diào)能力和團(tuán)隊(duì)合作精神
? 具有較強(qiáng)的邏輯思維與綜合概括能力,良好的文檔編寫習(xí)慣和能力
? 理解車聯(lián)網(wǎng)架構(gòu)、通信鏈路,熟悉tcp/ip,http協(xié)議
? 有專項(xiàng)測(cè)試經(jīng)驗(yàn)者優(yōu)先考慮如:自動(dòng)化,性能,安全
? 熟悉canoe /spy3 /peak-can等總線工具者優(yōu)先考慮
? 熟悉python /shell等腳本者優(yōu)先考慮
第18篇 fpga驗(yàn)證工程師崗位職責(zé)
fpga驗(yàn)證工程師 貴州華芯通半導(dǎo)體技術(shù)有限公司 貴州華芯通半導(dǎo)體技術(shù)有限公司,華芯通半導(dǎo)體,華芯通 職位描述
了解基于fpga的rtl驗(yàn)證方法;熟悉一種fpga開發(fā)工具和腳本以及一種硬件設(shè)計(jì)語言;掌握大規(guī)模數(shù)字邏輯的fpga部署和時(shí)序約束方法。
有如下經(jīng)驗(yàn)者優(yōu)先:
1 arm或類似嵌入式處理器的fpga片上系統(tǒng)實(shí)現(xiàn)和軟硬件聯(lián)合調(diào)試經(jīng)驗(yàn);
2 modem物理層信號(hào)處理過程的硬件加速器實(shí)現(xiàn),以及a_i總線互聯(lián)相關(guān)經(jīng)驗(yàn);
3 synopsys數(shù)字前端eda軟件使用經(jīng)驗(yàn)。
第19篇 分析驗(yàn)證工程師崗位職責(zé)
工作職責(zé):
1、負(fù)責(zé)數(shù)字ic電路整理和邏輯分析
2、參與芯片反向提取網(wǎng)表驗(yàn)證
3、參與fpga仿真和測(cè)試
4、參與芯片測(cè)試并跟蹤后期質(zhì)量
5、完成相關(guān)技術(shù)文檔
任職資格:
1、微電子或電子電路類相關(guān)專業(yè),有電路反向分析經(jīng)驗(yàn)者優(yōu)先。
2、掌握verilog語法,熟練描述基本的verilog模塊功能。
3、掌握晶體管級(jí)數(shù)字基本單元電路的分析方法,熟悉前端電路仿真分析和驗(yàn)證。
4、熟悉ic數(shù)字設(shè)計(jì)流程及相關(guān)設(shè)計(jì)工具,有綜合及時(shí)序分析的相關(guān)經(jīng)驗(yàn)。
5、熟悉數(shù)字電路與系統(tǒng)的實(shí)現(xiàn)原理和思想。
6、熟悉linu_系統(tǒng)使用。
7、具有良好的溝通能力、協(xié)調(diào)能力以及團(tuán)隊(duì)合作意識(shí)。
