芯片設(shè)計(jì)工程師崗位職責(zé)11篇

第1篇 芯片設(shè)計(jì)工程師崗位職責(zé)

芯片設(shè)計(jì)工程師 主要職責(zé):

1、 負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。

2、 參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。

3、 參與數(shù)字soc芯片模塊級(jí)的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測(cè))設(shè)計(jì),低功耗設(shè)計(jì)等。

4、 負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。

5、 精通tcl或perl腳本語(yǔ)言優(yōu)先。

崗位要求:

1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;

2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識(shí)。 主要職責(zé):

1、 負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。

2、 參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。

3、 參與數(shù)字soc芯片模塊級(jí)的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測(cè))設(shè)計(jì),低功耗設(shè)計(jì)等。

4、 負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。

5、 精通tcl或perl腳本語(yǔ)言優(yōu)先。

崗位要求:

1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;

2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識(shí)。

第2篇 數(shù)字芯片設(shè)計(jì)工程師職位描述與崗位職責(zé)任職要求

職位描述：

工作職責(zé)：

1) 負(fù)責(zé)從芯片需求規(guī)格到設(shè)計(jì)規(guī)格的細(xì)化落地，交付模塊詳細(xì)設(shè)計(jì)文檔；

2) 負(fù)責(zé)模塊rtl的交付，配合驗(yàn)證收斂問題，配合后端解決芯片時(shí)序問題；

3) 負(fù)責(zé)模塊設(shè)計(jì)的性能、功耗、成本競(jìng)爭(zhēng)力。

4) 與驗(yàn)證配合解決芯片開發(fā)過程中遇到的問題，確保芯片高質(zhì)量交付

任職要求：

1、 具有以下任何一種經(jīng)驗(yàn)：（1）、asic 數(shù)字電路設(shè)計(jì)或驗(yàn)證經(jīng)驗(yàn)；（2）、邏輯電路設(shè)計(jì)或驗(yàn)證經(jīng)驗(yàn)；（3）通信算法設(shè)計(jì)和仿真；（4）基于業(yè)務(wù)處理芯片的硬件開發(fā)經(jīng)驗(yàn)；（5）基于通信協(xié)議的軟件開發(fā)相關(guān)經(jīng)驗(yàn)；

2、 了解或具備以下任何一種專業(yè)技能：（1）vhdl/verilog語(yǔ)言編程; (2)、綜合(syn)、時(shí)序分析（sta）；（3）fpga開發(fā)經(jīng)驗(yàn)；（4）硬件電路設(shè)計(jì)和調(diào)試；（5）軟件工程

3、 胸懷大志，積極進(jìn)取，具備良好的團(tuán)隊(duì)合作意識(shí)和合作精神，能夠有效配合并協(xié)同團(tuán)隊(duì)解決芯片開發(fā)過程中遇到的問題

4、 本科及以上學(xué)歷，微電子、計(jì)算機(jī)、電子信息、電子科學(xué)、集成電路、通信工程、自動(dòng)化等相關(guān)專業(yè)優(yōu)先

5、能接受成都或武漢地域工作

第3篇 射頻芯片設(shè)計(jì)工程師崗位職責(zé)

射頻芯片設(shè)計(jì)工程師 職責(zé)描述:

1、帶領(lǐng)團(tuán)隊(duì)進(jìn)行無線通信gan doherty 功放芯片開發(fā),全面負(fù)責(zé)團(tuán)隊(duì)的技術(shù)工作;

2、完成公司產(chǎn)品開發(fā)任務(wù),帶領(lǐng)團(tuán)隊(duì)進(jìn)行產(chǎn)品開發(fā)到轉(zhuǎn)產(chǎn)量。

任職要求:

1、碩士及以上學(xué)歷,電磁場(chǎng)與微波技術(shù)、微電子、物理電子、通信相關(guān)專業(yè);

2、具備8年以上通信類gan doherty 功放芯片設(shè)計(jì)經(jīng)驗(yàn);

3、對(duì)電路拓?fù)浣Y(jié)構(gòu)由比較深入的理解;

4、可根據(jù)產(chǎn)品規(guī)格要求,選擇合適的電路及工藝方案,帶領(lǐng)團(tuán)隊(duì)獨(dú)立開展設(shè)計(jì)、調(diào)試等工作;

5、具有通信類gan doherty 功放芯片成功開發(fā)及量產(chǎn)經(jīng)驗(yàn)者,可優(yōu)先考慮。 職責(zé)描述:

1、帶領(lǐng)團(tuán)隊(duì)進(jìn)行無線通信gan doherty 功放芯片開發(fā),全面負(fù)責(zé)團(tuán)隊(duì)的技術(shù)工作;

2、完成公司產(chǎn)品開發(fā)任務(wù),帶領(lǐng)團(tuán)隊(duì)進(jìn)行產(chǎn)品開發(fā)到轉(zhuǎn)產(chǎn)量。

任職要求:

1、碩士及以上學(xué)歷,電磁場(chǎng)與微波技術(shù)、微電子、物理電子、通信相關(guān)專業(yè);

2、具備8年以上通信類gan doherty 功放芯片設(shè)計(jì)經(jīng)驗(yàn);

3、對(duì)電路拓?fù)浣Y(jié)構(gòu)由比較深入的理解;

4、可根據(jù)產(chǎn)品規(guī)格要求,選擇合適的電路及工藝方案,帶領(lǐng)團(tuán)隊(duì)獨(dú)立開展設(shè)計(jì)、調(diào)試等工作;

5、具有通信類gan doherty 功放芯片成功開發(fā)及量產(chǎn)經(jīng)驗(yàn)者,可優(yōu)先考慮。

第4篇 數(shù)字芯片設(shè)計(jì)工程師崗位職責(zé)

數(shù)字芯片設(shè)計(jì)工程師 按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)

1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。

2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。

3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。

4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺(tái),參與芯片的數(shù)字部分測(cè)試。

1、全日制本科或以上學(xué)歷,電子、電氣、自動(dòng)化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。

2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。

3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡(jiǎn)單的控制狀態(tài)機(jī)等數(shù)字模塊。

4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。

按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)

1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。

2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。

3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。

4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺(tái),參與芯片的數(shù)字部分測(cè)試。

1、全日制本科或以上學(xué)歷,電子、電氣、自動(dòng)化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。

2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。

3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡(jiǎn)單的控制狀態(tài)機(jī)等數(shù)字模塊。

4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。

第5篇 芯片設(shè)計(jì)工程師（前端數(shù)字邏輯設(shè)計(jì)）職位描述與崗位職責(zé)任職要求

職位描述：

任職需求：

1. 精通verilog語(yǔ)言

2. 熟悉nlint/spyglass/vcs等相關(guān)工具

3. 了解uvm方法學(xué)

4. 2~3年芯片設(shè)計(jì)經(jīng)驗(yàn)

5. 1個(gè)以上asic項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

6. 精通amba協(xié)議

7. 良好的溝通能力和團(tuán)隊(duì)合作能力

有下列經(jīng)驗(yàn)優(yōu)先考慮：

1. 芯片集成經(jīng)驗(yàn)

2. amba總線互聯(lián)設(shè)計(jì)

3. ddr2/3設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

4. serdes設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5. 熟悉fc-ae-1553協(xié)議

第6篇 芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

芯片設(shè)計(jì)驗(yàn)證工程師 瀚芯咨詢 上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯 soc 芯片設(shè)計(jì)驗(yàn)證工程師 asic verification engineer

position: ic design verification engineer, or above level

location: shanghai

responsibilities:

-understanding the e_pected functionality of designs.

-developing testing and regression plans.

-verification with verilog / system verilog / uvm

-setup verification testbench in module level and chip level, define and e_ecute verification plan with full functional coverage.

-designing and developing verification environment.

-running rtl and gate-level simulations/regression.

-code/functional coverage development, analysis and closure.

requirements:

-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.

-system verilog, vmm/ovm/uvm verification methdology.

-industry standard asic design and verification

-master's degree with 5+ years of e_perience

第7篇 芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)芯片設(shè)計(jì)驗(yàn)證工程師職責(zé)任職要求

芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

工作職責(zé):

1. 負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2. 負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資格:

1. 熟悉計(jì)算機(jī)體系結(jié)構(gòu)

2. 精通amba總線協(xié)議

3. 有過至少一種商用noc產(chǎn)品的開發(fā)經(jīng)驗(yàn)，例如arteris，netspeed，sonics。

4. 熟悉芯片前端開發(fā)流程，熟練使用nlint/spyglass/vcs等相關(guān)工具。

5. 了解bsp，linu_內(nèi)核等基礎(chǔ)知識(shí)，能夠進(jìn)行軟件硬件功能劃分

6. 了解芯片后端流程，能夠根據(jù)floorplan、時(shí)序情況以及時(shí)鐘域、電源域情況，調(diào)整noc架構(gòu)

7. 良好的溝通能力和團(tuán)隊(duì)合作能力工作職責(zé):

1. 負(fù)責(zé)soc芯片noc架構(gòu)設(shè)計(jì)、仿真與實(shí)現(xiàn)

2. 負(fù)責(zé)soc性能分析與優(yōu)化，功耗預(yù)估

任職資格:

1. 熟悉計(jì)算機(jī)體系結(jié)構(gòu)

2. 精通amba總線協(xié)議

3. 有過至少一種商用noc產(chǎn)品的開發(fā)經(jīng)驗(yàn)，例如arteris，netspeed，sonics。

4. 熟悉芯片前端開發(fā)流程，熟練使用nlint/spyglass/vcs等相關(guān)工具。

5. 了解bsp，linu_內(nèi)核等基礎(chǔ)知識(shí)，能夠進(jìn)行軟件硬件功能劃分

6. 了解芯片后端流程，能夠根據(jù)floorplan、時(shí)序情況以及時(shí)鐘域、電源域情況，調(diào)整noc架構(gòu)

7. 良好的溝通能力和團(tuán)隊(duì)合作能力

第8篇 ic芯片設(shè)計(jì)工程師崗位職責(zé)

soc ic 芯片設(shè)計(jì)工程師 soc設(shè)計(jì)工程師

職位描述

1. arm soc 架構(gòu)設(shè)計(jì)

2. arm soc 頂層集成

2. arm soc 的模塊設(shè)計(jì)

任職要求must have:

1. 精通 verilog 語(yǔ)言

2. 了解uvm方法學(xué);

3. 2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4. 1個(gè)以上的soc 項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5. 精通amba協(xié)議

6. 良好的溝通能力和團(tuán)隊(duì)合作能力

preferred to have:

1. arm 子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2. amba 總線互聯(lián)設(shè)計(jì)

3. ddr3/4, sd/sdio設(shè)計(jì)經(jīng)驗(yàn)

4. uart/spi/iic 設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5. 芯片集成經(jīng)驗(yàn)

ic設(shè)計(jì)工程師

職位描述

1. 完成基帶算法的邏輯實(shí)現(xiàn)

2. 完成基帶設(shè)計(jì)的驗(yàn)證

3. 配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求must have:

1. 具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2. 精通 verilog,c 語(yǔ)言

3.. 了解uvm方法學(xué);

4. 3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5. 良好的溝通能力和團(tuán)隊(duì)合作能力

preferred to have:

1. 通信導(dǎo)航背景

2. 導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)

soc設(shè)計(jì)工程師

職位描述

1. arm soc 架構(gòu)設(shè)計(jì)

2. arm soc 頂層集成

2. arm soc 的模塊設(shè)計(jì)

任職要求must have:

1. 精通 verilog 語(yǔ)言

2. 了解uvm方法學(xué);

3. 2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4. 1個(gè)以上的soc 項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5. 精通amba協(xié)議

6. 良好的溝通能力和團(tuán)隊(duì)合作能力

preferred to have:

1. arm 子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2. amba 總線互聯(lián)設(shè)計(jì)

3. ddr3/4, sd/sdio設(shè)計(jì)經(jīng)驗(yàn)

4. uart/spi/iic 設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5. 芯片集成經(jīng)驗(yàn)

ic設(shè)計(jì)工程師

職位描述

1. 完成基帶算法的邏輯實(shí)現(xiàn)

2. 完成基帶設(shè)計(jì)的驗(yàn)證

3. 配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求must have:

1. 具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2. 精通 verilog,c 語(yǔ)言

3.. 了解uvm方法學(xué);

4. 3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5. 良好的溝通能力和團(tuán)隊(duì)合作能力

preferred to have:

1. 通信導(dǎo)航背景

2. 導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)

第9篇 模擬芯片設(shè)計(jì)工程師崗位職責(zé)

模擬混合芯片設(shè)計(jì)工程師 瀚芯咨詢 上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯 our client is global leader leader in analog/mi_ ic.

location: shanghai

responsibilities

·design, and validation of analog interface ics such as data converters (adc/dac), ldo, low noise amplifiers, bandgap, etc...

·design, and validation of high precision and performance, low power analog circuits

·providing technical guidance to layout, application, and validation engineers

·create through specifications, review documents, and follow established design flow to ma_imize first silicon success

requirements & education:

·master and above degree with at least 3 years of e_perience

·e_perienced in designing mi_ed-signal circuits in deep sub-micron processes

·e_perienced in low power, high performance precision analog mi_ed-signal designs including op-amps, comparators, bandgap references, ldos, pgas, audio mi_ers, analog volume controls, and sensor front-ends

第10篇 數(shù)字芯片設(shè)計(jì)工程師崗位職責(zé)數(shù)字芯片設(shè)計(jì)工程師職責(zé)任職要求

數(shù)字芯片設(shè)計(jì)工程師崗位職責(zé)

職責(zé)描述:

1、根據(jù)系統(tǒng)工程師的要求，設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c，spi，uart等)。

2、根據(jù)系統(tǒng)工程師的要求，設(shè)計(jì)相應(yīng)的寄存器控制模塊，校驗(yàn)算法，狀態(tài)機(jī)。

3、熟悉后端流程，可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。

4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證，搭建mcu，fpga的驗(yàn)證平臺(tái)，參與芯片的數(shù)字部分測(cè)試。

任職要求:

1、全日制本科或以上學(xué)歷，電子、電氣、自動(dòng)化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。

2、有一定的數(shù)字電路基礎(chǔ)，熟悉通用接口協(xié)議，如i2c，spi， uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。

3、能熟練使用nc verilog， modelsim等數(shù)字rtl設(shè)計(jì)工具，能自主開發(fā)簡(jiǎn)單的控制狀態(tài)機(jī)等數(shù)字模塊。

4、熟悉cadence encounter，primetime等后端工具，若有后端設(shè)計(jì)經(jīng)驗(yàn)，優(yōu)先考慮。

工作要求:

1.工作態(tài)度積極，責(zé)任心強(qiáng)。

2.很強(qiáng)的自我管理能力，能獨(dú)立承擔(dān)工作壓力。

3.高度的工作熱情，良好的團(tuán)隊(duì)合作精神。

第11篇 芯片設(shè)計(jì)工程師崗位職責(zé)以及職位要求

芯片設(shè)計(jì)工程師職位要求

1.具有3年以上ic dft/邏輯綜合經(jīng)驗(yàn)，具備40nm或28nm流片經(jīng)驗(yàn)優(yōu)先；

2.熟練掌握相關(guān)eda軟件；

3.良好的文檔書寫能力，具備一定的英文讀、寫、聽、說能力；

4.具備良好的團(tuán)隊(duì)合作精神和協(xié)調(diào)溝通能力；

5.電子類相關(guān)專業(yè)本科或以上學(xué)歷。

芯片設(shè)計(jì)工程師崗位職責(zé)

1.邏輯綜合，形式驗(yàn)證及靜態(tài)時(shí)序分析；

2.規(guī)劃芯片總體dft方案；

3.實(shí)現(xiàn)scan，boardary scan，bist和analog micro測(cè)試等機(jī)制，滿足測(cè)試覆蓋率要求；

4.測(cè)試向量生成及驗(yàn)證，參與ate上測(cè)試向量的調(diào)試；

5.編寫文檔，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。