崗位職責(zé)是什么
芯片工程師
崗位職責(zé)要求
1. 擁有電子工程、計(jì)算機(jī)科學(xué)或相關(guān)領(lǐng)域的學(xué)士或碩士學(xué)位。
2. 精通數(shù)字和模擬電路設(shè)計(jì)，具備vhdl/verilog等硬件描述語(yǔ)言編程能力。
3. 熟練使用eda工具，如synopsys、cadence等進(jìn)行芯片布局和布線。
4. 至少3年的集成電路設(shè)計(jì)經(jīng)驗(yàn)，包括前端設(shè)計(jì)、后端實(shí)現(xiàn)和驗(yàn)證。
5. 具備良好的問(wèn)題解決能力和團(tuán)隊(duì)合作精神。
崗位職責(zé)描述
芯片工程師在半導(dǎo)體行業(yè)中扮演著核心角色，負(fù)責(zé)設(shè)計(jì)、開發(fā)和優(yōu)化微處理器、傳感器和其他電子組件的集成電路。他們需深入理解物理電子學(xué)原理，運(yùn)用先進(jìn)的技術(shù)手段，確保芯片的性能、功耗和尺寸達(dá)到最優(yōu)。
有哪些內(nèi)容
1. 設(shè)計(jì)與仿真：利用硬件描述語(yǔ)言創(chuàng)建電路模型，并通過(guò)仿真軟件驗(yàn)證其功能和性能，確保滿足項(xiàng)目需求。
2. 版圖設(shè)計(jì)：與版圖工程師協(xié)作，進(jìn)行物理布局和布線，優(yōu)化芯片的空間利用率和電氣特性。
3. 測(cè)試與驗(yàn)證：編寫測(cè)試向量，執(zhí)行芯片的功能和性能測(cè)試，識(shí)別并修復(fù)潛在問(wèn)題。
4. 技術(shù)文檔：編寫詳細(xì)的設(shè)計(jì)報(bào)告和技術(shù)文檔，以便團(tuán)隊(duì)成員和外部合作伙伴理解設(shè)計(jì)思路和實(shí)施過(guò)程。
5. 技術(shù)創(chuàng)新：關(guān)注行業(yè)動(dòng)態(tài)，研究新的設(shè)計(jì)方法和技術(shù)，以提升芯片的競(jìng)爭(zhēng)力。
6. 項(xiàng)目管理：參與項(xiàng)目計(jì)劃，協(xié)調(diào)跨部門合作，確保項(xiàng)目按時(shí)按質(zhì)完成。
7. 客戶溝通：與客戶保持良好溝通，理解他們的需求，提供技術(shù)支持和解決方案。
作為芯片工程師，不僅需要深厚的技術(shù)功底，還需要具備良好的溝通和團(tuán)隊(duì)協(xié)作能力，能夠在快節(jié)奏的環(huán)境中應(yīng)對(duì)挑戰(zhàn)，不斷推動(dòng)技術(shù)創(chuàng)新，以滿足日新月異的市場(chǎng)需求。
崗位職責(zé)芯片范文
第1篇 器件芯片崗位職責(zé)
led芯片器件品質(zhì)部經(jīng)理 1、本科以上學(xué)歷。電子、微電子、半導(dǎo)體器件與工藝等相關(guān)專業(yè);
2、有紫外led芯片業(yè)經(jīng)驗(yàn)者優(yōu)先。
3、熟悉 3c 、 ce 、 rohs 、 fcc, ce 認(rèn)證。 1、本科以上學(xué)歷。電子、微電子、半導(dǎo)體器件與工藝等相關(guān)專業(yè);
2、有紫外led芯片業(yè)經(jīng)驗(yàn)者優(yōu)先。
3、熟悉 3c 、 ce 、 rohs 、 fcc, ce 認(rèn)證。
第2篇 基因芯片崗位職責(zé)
研發(fā)助理 (芯片檢測(cè)平臺(tái)) 中玉金 中玉金標(biāo)記(北京)生物技術(shù)股份有限公司,中玉金,中玉金標(biāo)記,中玉金標(biāo)記 職位描述:
1.獨(dú)立負(fù)責(zé)affymetri_芯片平臺(tái)的全流程實(shí)驗(yàn)操作,包括從dna的質(zhì)檢、準(zhǔn)備、芯片上機(jī)及數(shù)據(jù)質(zhì)控和分析工作
2.負(fù)責(zé)基因芯片實(shí)驗(yàn)室的建設(shè)和管理,保障實(shí)驗(yàn)室的日常高效運(yùn)行并確保數(shù)據(jù)結(jié)果的可靠,以及完成實(shí)驗(yàn)結(jié)果的報(bào)告
3.根據(jù)公司需要,加強(qiáng)與其他技術(shù)平臺(tái)的溝通與交流,優(yōu)化基因芯片檢測(cè)工作的效率和降低成本
4.負(fù)責(zé)生產(chǎn)平臺(tái)芯片項(xiàng)目的檢測(cè)業(yè)務(wù)及項(xiàng)目計(jì)劃與協(xié)調(diào)
5.嚴(yán)格執(zhí)行實(shí)驗(yàn)室相關(guān)流程及制度的制定工作以及優(yōu)化現(xiàn)有的工作流程及實(shí)驗(yàn)流程
6.能夠配合市場(chǎng)部門制定芯片相關(guān)的產(chǎn)品
7.完成安排的其它任務(wù)
任職要求:
1.分子生物學(xué)、遺傳學(xué)等相關(guān)專業(yè)
2.碩士及以上學(xué)歷,2年及以上的分子生物學(xué)實(shí)驗(yàn)經(jīng)驗(yàn)
3.掌握分子標(biāo)記的知識(shí)和技能,以及分子生物實(shí)驗(yàn)室的常規(guī)操作,具有基因芯片檢測(cè)或直接使用大型自動(dòng)化液體工作站的經(jīng)驗(yàn)者優(yōu)先
4.做事認(rèn)真仔細(xì),發(fā)現(xiàn)和解決問(wèn)題能力強(qiáng),細(xì)心、認(rèn)真、負(fù)責(zé),良好的溝通能力,以及抗壓能力
5.辦公軟件操作熟練
6.精通英語(yǔ)(尤其讀、寫),cet-6級(jí)以上
第3篇 生物芯片崗位職責(zé)
生物芯片設(shè)計(jì) 崗位職責(zé):
1、負(fù)責(zé)不同功能的玻璃基的微流控芯片或其他生物傳感器的研發(fā);
2、負(fù)責(zé)生物傳感器結(jié)構(gòu)的設(shè)計(jì)、仿真和器件性能的優(yōu)化;
3、負(fù)責(zé)器件的表面修飾、表征及測(cè)試,負(fù)責(zé)生物傳感器進(jìn)行臨床樣本的測(cè)試及分析;
4、定期統(tǒng)計(jì)分析業(yè)界器件、儀器的研發(fā)動(dòng)態(tài)及市場(chǎng)需求,負(fù)責(zé)調(diào)研并開發(fā)滿足市場(chǎng)需求的開發(fā)工藝,以及相應(yīng)的檢測(cè)表征手段,負(fù)責(zé)對(duì)外合作項(xiàng)目的交流與管理。
任職要求:
1、碩士及以上學(xué)歷,微電子、分析化學(xué)、生物化學(xué)、細(xì)胞生物學(xué)、分子生物學(xué)、免疫學(xué)、生物信息學(xué)、蛋白質(zhì)組學(xué)、醫(yī)學(xué)等相關(guān)專業(yè);
2、具備微流控芯片(玻璃基、pdms、pmma等)、生物傳感器、檢測(cè)試劑盒開發(fā)經(jīng)驗(yàn)者優(yōu)先;具有臨床樣本(血液、尿液、腦脊液等體液及器官組織)處理、分析及檢測(cè)經(jīng)驗(yàn)者優(yōu)先;具備細(xì)胞實(shí)驗(yàn)、免疫組化實(shí)驗(yàn)?zāi)芰φ邇?yōu)先;了解基因組測(cè)序、轉(zhuǎn)錄組測(cè)序技術(shù)者優(yōu)先;熟悉液體活檢、伴隨診斷技術(shù)者優(yōu)先;具備分子對(duì)接模擬、流體模擬仿真能力者優(yōu)先;具備半導(dǎo)體和生物檢測(cè)交叉學(xué)科能力者優(yōu)先;
3、具備英文文獻(xiàn)的讀寫能力,較強(qiáng)的創(chuàng)新能力、學(xué)習(xí)能力、邏輯分析能力、動(dòng)手能力與執(zhí)行力;
4、良好的團(tuán)隊(duì)合作精神、溝通協(xié)調(diào)能力和抗壓能力。 崗位職責(zé):
1、負(fù)責(zé)不同功能的玻璃基的微流控芯片或其他生物傳感器的研發(fā);
2、負(fù)責(zé)生物傳感器結(jié)構(gòu)的設(shè)計(jì)、仿真和器件性能的優(yōu)化;
3、負(fù)責(zé)器件的表面修飾、表征及測(cè)試,負(fù)責(zé)生物傳感器進(jìn)行臨床樣本的測(cè)試及分析;
4、定期統(tǒng)計(jì)分析業(yè)界器件、儀器的研發(fā)動(dòng)態(tài)及市場(chǎng)需求,負(fù)責(zé)調(diào)研并開發(fā)滿足市場(chǎng)需求的開發(fā)工藝,以及相應(yīng)的檢測(cè)表征手段,負(fù)責(zé)對(duì)外合作項(xiàng)目的交流與管理。
任職要求:
1、碩士及以上學(xué)歷,微電子、分析化學(xué)、生物化學(xué)、細(xì)胞生物學(xué)、分子生物學(xué)、免疫學(xué)、生物信息學(xué)、蛋白質(zhì)組學(xué)、醫(yī)學(xué)等相關(guān)專業(yè);
2、具備微流控芯片(玻璃基、pdms、pmma等)、生物傳感器、檢測(cè)試劑盒開發(fā)經(jīng)驗(yàn)者優(yōu)先;具有臨床樣本(血液、尿液、腦脊液等體液及器官組織)處理、分析及檢測(cè)經(jīng)驗(yàn)者優(yōu)先;具備細(xì)胞實(shí)驗(yàn)、免疫組化實(shí)驗(yàn)?zāi)芰φ邇?yōu)先;了解基因組測(cè)序、轉(zhuǎn)錄組測(cè)序技術(shù)者優(yōu)先;熟悉液體活檢、伴隨診斷技術(shù)者優(yōu)先;具備分子對(duì)接模擬、流體模擬仿真能力者優(yōu)先;具備半導(dǎo)體和生物檢測(cè)交叉學(xué)科能力者優(yōu)先;
3、具備英文文獻(xiàn)的讀寫能力,較強(qiáng)的創(chuàng)新能力、學(xué)習(xí)能力、邏輯分析能力、動(dòng)手能力與執(zhí)行力;
4、良好的團(tuán)隊(duì)合作精神、溝通協(xié)調(diào)能力和抗壓能力。
第4篇 芯片銷售經(jīng)理崗位職責(zé)
1、負(fù)責(zé)貫徹落實(shí)公司的營(yíng)銷策略 、政策和計(jì)劃；
2、負(fù)責(zé)市場(chǎng)調(diào)研和需求分析；
3、負(fù)責(zé)年度銷售的預(yù)測(cè)，目標(biāo)的制定及分解；
4、確定銷售部門目標(biāo)體系和銷售配額；
5、負(fù)責(zé)對(duì)行業(yè)市場(chǎng)的目標(biāo)客戶進(jìn)行攻關(guān)，并協(xié)助經(jīng)銷商進(jìn)行市場(chǎng)開拓；
6、負(fù)責(zé)銷售計(jì)劃 的分解、落實(shí)，并進(jìn)行跟蹤與評(píng)估。
第5篇 芯片物理設(shè)計(jì)崗位職責(zé)
芯片物理設(shè)計(jì)工程師 九州華興集成電路設(shè)計(jì)(北京)有限公司 九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興 work with frond-end design team and physical design team for large scale asic chip physical implementation ( hierarchical design ). include top level physical partition , block sizing and shaping , block port assignment, power planning , top/block level p&r implementation .
work for project high quality and on time delivery.
responsibilities :
1. responsible for verilog to gds implementation , power signoff ,area evaluation ,timing closure ,sta,physical verification
2. e_perienced in eda tools (e.g. synopsys ,candence , mentor etc)
3. critical issue resolve on top congestion or timing issues.
4. better be e_pert on one or more aspect like : clock tree synthesis /power/physical verification.
skills and knowledge:
1. good knowledge for synthesis , floorplan , place-and-route , timing closure , dfm , dft, power analysis, signal integrity analysis , hierarchical flow
2. good at using script processing.(tcl、perl……)
3. project tapeout e_perience is needed
4. 28nm and beyond (advanced node) tapeout e_perience is a good plus.
5. strong verbal communication and interpersonal skills to work closely with a variety of individual
6. team work spirit
qualifications
education and e_perience
msee with 3+ years or bachelor with 5+ of industrial e_perience of deep submicron digital asic design.
第6篇 半導(dǎo)體芯片工程師崗位職責(zé)
半導(dǎo)體芯片設(shè)備經(jīng)理工程師工藝工程師 職位不限于一下,更多職位歡迎留言問(wèn)詢
緊急:研發(fā)-設(shè)備技術(shù)經(jīng)理 各方向
diff pe缺depart 44級(jí)以上
設(shè)備 含封測(cè)設(shè)備等3年以上經(jīng)驗(yàn)可應(yīng)聘 主機(jī)臺(tái)采購(gòu)崗位
一、module
etch-ee
litho-ee
litho-pe
thin film-ee
diffusion-ee
wet-ee
二、pie:
pi,有經(jīng)理和以上層級(jí)的職缺
pie
mi量測(cè)
ye ,有經(jīng)理及以上層級(jí)的職缺
wya電性測(cè)試 有經(jīng)理和以上層級(jí)的職缺
三、td(職級(jí)可談)
etch-pe
litho-pe
thin film-pe
diffusion-pe
wet、cmp-pe
四、3d-ee
etch-ee
litho-ee
thin film-ee
diffusion-ee
wet-ee
六、q
al 失效分析
ehs
pqe
product qe
subcon qe
cqe 經(jīng)理
re head
qs
七:device
關(guān)鍵詞:fab,半導(dǎo)體 、 晶圓廠、 芯片 、 設(shè)備工程師、 設(shè)備經(jīng)理 、 section manager 、 工藝工程師、 工藝經(jīng)理、 ee工程師、 pe工程師、 diff(擴(kuò)散)、 furnace(爐管)、wet(濕刻)、imp(離子 注入)、rtp(快速熱處理) 、epi 、 tf薄膜 、 pvd(物理氣相淀積)、cvd(化學(xué)氣相淀積) etch(刻蝕)- wet干法蝕刻 dry濕法蝕刻 litho(光刻) cmp(化學(xué)機(jī)械研磨) as a td module engineer, you will be responsible for rapid deployment of innovative memory process technologies, drive development efforts prior to device ramp, define & e_ecute effective actions to enable solutions required to hit key milestones & achieve the required performance within timelines.
1)process develop and continue improve,set up process requirement
2)process window enlarge
3)new tool evaluation
4)cycle time reduction and cost down
5)maintain process stable
任職資格
1.master degree or outstanding bachelor graduate:microelectronics, material, physical, or related majors
2.advanced understanding of tf、littho、wet、diff、etch、cmp、 processes.
3.must possess strong engineering knowledge of photo equipment, including: scanner/track and materials.
4.proficient in statistics, data analysis, design of e_periments (doe). understanding of optics including the principles and application of immersion lithography, polarized illumination.
5.strong aptitude for research and development and ability to create production-worthy technologies. 職位不限于一下,更多職位歡迎留言問(wèn)詢
緊急:研發(fā)-設(shè)備技術(shù)經(jīng)理 各方向
diff pe缺depart 44級(jí)以上
設(shè)備 含封測(cè)設(shè)備等3年以上經(jīng)驗(yàn)可應(yīng)聘 主機(jī)臺(tái)采購(gòu)崗位
一、module
etch-ee
litho-ee
litho-pe
thin film-ee
diffusion-ee
wet-ee
二、pie:
pi,有經(jīng)理和以上層級(jí)的職缺
pie
mi量測(cè)
ye ,有經(jīng)理及以上層級(jí)的職缺
wya電性測(cè)試 有經(jīng)理和以上層級(jí)的職缺
三、td(職級(jí)可談)
etch-pe
litho-pe
thin film-pe
diffusion-pe
wet、cmp-pe
四、3d-ee
etch-ee
litho-ee
thin film-ee
diffusion-ee
wet-ee
六、q
al 失效分析
ehs
pqe
product qe
subcon qe
cqe 經(jīng)理
re head
qs
七:device
關(guān)鍵詞:fab,半導(dǎo)體 、 晶圓廠、 芯片 、 設(shè)備工程師、 設(shè)備經(jīng)理 、 section manager 、 工藝工程師、 工藝經(jīng)理、 ee工程師、 pe工程師、 diff(擴(kuò)散)、 furnace(爐管)、wet(濕刻)、imp(離子 注入)、rtp(快速熱處理) 、epi 、 tf薄膜 、 pvd(物理氣相淀積)、cvd(化學(xué)氣相淀積) etch(刻蝕)- wet干法蝕刻 dry濕法蝕刻 litho(光刻) cmp(化學(xué)機(jī)械研磨)
第7篇 視頻芯片崗位職責(zé)
資深視頻芯片設(shè)計(jì)工程師
responsibility:
1. 負(fù)責(zé)視頻編解碼ip的開發(fā)及改進(jìn),關(guān)鍵算法和架構(gòu)的設(shè)計(jì);
2. 跟蹤編解碼技術(shù)的發(fā)展,參與產(chǎn)品需求和方案定制;
3. 參與ip模塊驗(yàn)證和soc系統(tǒng)驗(yàn)證;
4. 參與芯片設(shè)計(jì)整個(gè)流程。
qualification:
1. 熟悉h.264、h.265等主流視頻編解碼協(xié)議及算法;
2. 熟悉視頻編解碼算法細(xì)節(jié),能夠進(jìn)行算法開發(fā)和改進(jìn);
3. 有算法硬件實(shí)現(xiàn)相關(guān)經(jīng)驗(yàn);
4. 對(duì)isp算法流程非常了解;
5. 有以下經(jīng)驗(yàn)者優(yōu)先錄用:
1) 視頻編解碼運(yùn)動(dòng)估計(jì)、模式判決、碼率控制等算法開發(fā)或優(yōu)化經(jīng)驗(yàn)
2) 熟悉ffmpeg、_264、_265、hm、jm等軟件平臺(tái)或架構(gòu),有基于芯片的video codec軟件層設(shè)計(jì)調(diào)試經(jīng)驗(yàn)
3) 基于芯片的video codec ip設(shè)計(jì)經(jīng)驗(yàn)
4) 有hdr,3a,denoising相關(guān)實(shí)現(xiàn)經(jīng)驗(yàn)
responsibility:
1. 負(fù)責(zé)視頻編解碼ip的開發(fā)及改進(jìn),關(guān)鍵算法和架構(gòu)的設(shè)計(jì);
2. 跟蹤編解碼技術(shù)的發(fā)展,參與產(chǎn)品需求和方案定制;
3. 參與ip模塊驗(yàn)證和soc系統(tǒng)驗(yàn)證;
4. 參與芯片設(shè)計(jì)整個(gè)流程。
qualification:
1. 熟悉h.264、h.265等主流視頻編解碼協(xié)議及算法;
2. 熟悉視頻編解碼算法細(xì)節(jié),能夠進(jìn)行算法開發(fā)和改進(jìn);
3. 有算法硬件實(shí)現(xiàn)相關(guān)經(jīng)驗(yàn);
4. 對(duì)isp算法流程非常了解;
5. 有以下經(jīng)驗(yàn)者優(yōu)先錄用:
1) 視頻編解碼運(yùn)動(dòng)估計(jì)、模式判決、碼率控制等算法開發(fā)或優(yōu)化經(jīng)驗(yàn)
2) 熟悉ffmpeg、_264、_265、hm、jm等軟件平臺(tái)或架構(gòu),有基于芯片的video codec軟件層設(shè)計(jì)調(diào)試經(jīng)驗(yàn)
3) 基于芯片的video codec ip設(shè)計(jì)經(jīng)驗(yàn)
4) 有hdr,3a,denoising相關(guān)實(shí)現(xiàn)經(jīng)驗(yàn)
第8篇 asic芯片設(shè)計(jì)崗位職責(zé)
asic design engineer 芯片設(shè)計(jì) 崗位職責(zé)
1. participate in video/ddr/soc ip or top design for all frontend phase
2. specification define
3. rtl implementation
4. analysis and optimization for performance
5. analysis and optimization for power
6. analysis and optimization for timing
7. design flow: lint/synthesis/sta/formal check
8. silicon debugging
任職條件
1. ms with 5+ years of e_perience in asic design
2.e_perience with video/ddr/soc design are highly desirable
3. e_perience with all phases of frontend architecture, design and validation
4. rtl coding, design reviews, syn, cdc, function coverage reviews
5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug
6. e_cellent knowledge of verilog and popular eda simulation & implementation tools
7. good e_perience in scripting languages like perl, uni_ shell or similar languages 崗位職責(zé)
1. participate in video/ddr/soc ip or top design for all frontend phase
2. specification define
3. rtl implementation
4. analysis and optimization for performance
5. analysis and optimization for power
6. analysis and optimization for timing
7. design flow: lint/synthesis/sta/formal check
8. silicon debugging
任職條件
1. ms with 5+ years of e_perience in asic design
2.e_perience with video/ddr/soc design are highly desirable
3. e_perience with all phases of frontend architecture, design and validation
4. rtl coding, design reviews, syn, cdc, function coverage reviews
5.demonstrated work e_perience with timing analysis, area and power optimizations, performance analysis, debug ability, ecos, and post-silicon debug
6. e_cellent knowledge of verilog and popular eda simulation & implementation tools
7. good e_perience in scripting languages like perl, uni_ shell or similar languages
第9篇 芯片銷售工程師崗位職責(zé)
芯片銷售工程師 深思數(shù)盾 北京深思數(shù)盾科技股份有限公司,深思數(shù)盾,深思數(shù)盾 工作內(nèi)容:
1.負(fù)責(zé)行業(yè)拓展以及行業(yè)攻關(guān)的板卡(開發(fā)板、核心板)銷售工作;
2.深度挖掘客戶需求、交流產(chǎn)品或項(xiàng)目方案,引導(dǎo)客戶需求,策劃專業(yè)解決方案達(dá)成長(zhǎng)期合作成果;
3.及時(shí)完成與客戶的業(yè)務(wù)談判,簽訂合同及銷售回款等一系列工作。
崗位要求:
1.一年以上銷售經(jīng)驗(yàn),對(duì)移動(dòng)互聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等領(lǐng)域的商業(yè)模式、技術(shù)現(xiàn)狀和趨勢(shì)有一定了解,有深厚的銷售積淀;
2.有電子元器件、ic方案銷售、板卡類銷售或硬件開發(fā)等工作經(jīng)驗(yàn)者優(yōu)先;
3.具備此類項(xiàng)目售前、目標(biāo)制定和規(guī)劃、咨詢交付實(shí)施等相關(guān)經(jīng)驗(yàn);
4.具有獨(dú)立撰寫產(chǎn)品銷售方案的能力;
5.具備良好的人際溝通能力和流暢專業(yè)的表達(dá)技巧,能從口頭和書面幫助客戶清晰了解公司產(chǎn)品特點(diǎn)。
第10篇 led芯片銷售崗位職責(zé)
紫外led芯片銷售經(jīng)理/總監(jiān) 崗位要求:
1. 市場(chǎng)營(yíng)銷、企業(yè)管理或相關(guān)專業(yè)畢業(yè),專科以上學(xué)歷。五年以上銷售及市場(chǎng)營(yíng)銷經(jīng)驗(yàn)。
2. 工作努力,積極進(jìn)取,有高度的工作熱情。合作精神和敬業(yè)精神強(qiáng),溝通、協(xié)調(diào)、組織能力良好。
3. 熟悉led產(chǎn)品營(yíng)銷管理模式,熟悉當(dāng)?shù)厥袌?chǎng)環(huán)境。能夠識(shí)別、確定潛在的商業(yè)合作伙伴,熟悉市場(chǎng)行業(yè)現(xiàn)狀。有l(wèi)ed芯片或者紫外led光源銷售經(jīng)驗(yàn),或者有一定銷售渠道
4、對(duì)白色家電行業(yè)熟悉者先考慮等。 崗位要求:
1. 市場(chǎng)營(yíng)銷、企業(yè)管理或相關(guān)專業(yè)畢業(yè),?？埔陨蠈W(xué)歷。五年以上銷售及市場(chǎng)營(yíng)銷經(jīng)驗(yàn)。
2. 工作努力,積極進(jìn)取,有高度的工作熱情。合作精神和敬業(yè)精神強(qiáng),溝通、協(xié)調(diào)、組織能力良好。
3. 熟悉led產(chǎn)品營(yíng)銷管理模式,熟悉當(dāng)?shù)厥袌?chǎng)環(huán)境。能夠識(shí)別、確定潛在的商業(yè)合作伙伴,熟悉市場(chǎng)行業(yè)現(xiàn)狀。有l(wèi)ed芯片或者紫外led光源銷售經(jīng)驗(yàn),或者有一定銷售渠道
4、對(duì)白色家電行業(yè)熟悉者先考慮等。
第11篇 芯片設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)
芯片設(shè)計(jì)驗(yàn)證工程師 瀚芯咨詢 上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯 soc 芯片設(shè)計(jì)驗(yàn)證工程師 asic verification engineer
position: ic design verification engineer, or above level
location: shanghai
responsibilities:
-understanding the e_pected functionality of designs.
-developing testing and regression plans.
-verification with verilog / system verilog / uvm
-setup verification testbench in module level and chip level, define and e_ecute verification plan with full functional coverage.
-designing and developing verification environment.
-running rtl and gate-level simulations/regression.
-code/functional coverage development, analysis and closure.
requirements:
-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.
-system verilog, vmm/ovm/uvm verification methdology.
-industry standard asic design and verification
-masters degree with 5+ years of e_perience
第12篇 芯片物理設(shè)計(jì)工程師崗位職責(zé)
芯片物理設(shè)計(jì)工程師 九州華興集成電路設(shè)計(jì)(北京)有限公司 九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興 work with frond-end design team and physical design team for large scale asic chip physical implementation ( hierarchical design ). include top level physical partition , block sizing and shaping , block port assignment, power planning , top/block level p&r implementation .
work for project high quality and on time delivery.
responsibilities :
1. responsible for verilog to gds implementation , power signoff ,area evaluation ,timing closure ,sta,physical verification
2. e_perienced in eda tools (e.g. synopsys ,candence , mentor etc)
3. critical issue resolve on top congestion or timing issues.
4. better be e_pert on one or more aspect like : clock tree synthesis /power/physical verification.
skills and knowledge:
1. good knowledge for synthesis , floorplan , place-and-route , timing closure , dfm , dft, power analysis, signal integrity analysis , hierarchical flow
2. good at using script processing.(tcl、perl……)
3. project tapeout e_perience is needed
4. 28nm and beyond (advanced node) tapeout e_perience is a good plus.
5. strong verbal communication and interpersonal skills to work closely with a variety of individual
6. team work spirit
qualifications
education and e_perience
msee with 3+ years or bachelor with 5+ of industrial e_perience of deep submicron digital asic design.
第13篇 芯片工藝工程師崗位職責(zé)
芯片工藝工程師 上海奕見企業(yè)管理咨詢有限公司 上海奕見企業(yè)管理咨詢有限公司,奕見咨詢,奕見 工作職責(zé)
1)process develop and continue improve,set up process requirement
2)process window enlarge
3)new tool evaluation
4)cycle time reduction and cost down
5)maintain process stable
任職資格
1.advanced understanding of tf、littho、wet、diff、etch、cmp、 processes.
2.must possess strong engineering knowledge of photo equipment, including: scanner/track and materials.
3.proficient in statistics, data analysis, design of e_periments (doe). understanding of optics including the principles and application of immersion lithography, polarized illumination.
第14篇 數(shù)字芯片設(shè)計(jì)工程師崗位職責(zé)
數(shù)字芯片設(shè)計(jì)工程師 按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)
1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。
2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。
3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺(tái),參與芯片的數(shù)字部分測(cè)試。
1、全日制本科或以上學(xué)歷,電子、電氣、自動(dòng)化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。
2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。
3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡(jiǎn)單的控制狀態(tài)機(jī)等數(shù)字模塊。
4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。
按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)
1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。
2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。
3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺(tái),參與芯片的數(shù)字部分測(cè)試。
1、全日制本科或以上學(xué)歷,電子、電氣、自動(dòng)化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。
2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。
3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡(jiǎn)單的控制狀態(tài)機(jī)等數(shù)字模塊。
4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。
第15篇 數(shù)字芯片崗位職責(zé)
射頻芯片工程師(數(shù)字方向)1273 展訊 展訊通信(上海)有限公司,展訊,展訊通信,展訊 崗位職責(zé):
1. 負(fù)責(zé)基于uvm搭建驗(yàn)證環(huán)境,完成rtl的驗(yàn)證。
2. 若能夠獨(dú)立完成產(chǎn)品線數(shù)字mipi相關(guān)的前端和后端設(shè)計(jì)為佳。
任職資格:
1. 通信、電子等相關(guān)專業(yè)本科以上學(xué)歷;
2、熟練掌握芯片數(shù)字電路設(shè)計(jì)和驗(yàn)證,理解asic設(shè)計(jì)流程;
3、熟悉verilog system verilog uvm驗(yàn)證語(yǔ)言及驗(yàn)證方法;
4、熟練應(yīng)用vcs、verdi、dc等工具,有相關(guān)經(jīng)驗(yàn)者優(yōu)先;
5、熟悉spi、i2c等協(xié)議,有相關(guān)經(jīng)驗(yàn)者優(yōu)先;
6、具備良好的溝通能力和團(tuán)隊(duì)合作精神。
第16篇 芯片開發(fā)崗位職責(zé)
芯片開發(fā)工程師 華星光電 深圳市華星光電技術(shù)有限公司,華星,華星光電,華星光電集團(tuán),華星集團(tuán),華星 職責(zé)描述:
1. 負(fù)責(zé)硬件部分開發(fā)設(shè)計(jì)工作,bom本地化制作、原理圖設(shè)計(jì)、pcb layout審核
2. 編寫硬件開發(fā)語(yǔ)言(verilog),及仿真、時(shí)序約束/分析、rtl代碼的邏輯綜合、調(diào)試、測(cè)試
3. 運(yùn)用_ilin_、altera等公司主流fpga器件及開發(fā)環(huán)境進(jìn)行項(xiàng)目開發(fā);
任職要求:
1. 熟悉硬件開發(fā)流程,并熟練操作相關(guān)軟件如orcad, power pcb, allegro...
2. 熟悉硬體開發(fā)語(yǔ)言流程,并熟練編寫verilog,及熟悉相關(guān)軟件如modelsim,questa.
3. 熟悉fpga設(shè)計(jì)流程,并熟練操作vivado(_ilin_ 平臺(tái)),quartus (intel/altera 平臺(tái)), diamond (lattice 平臺(tái))。
第17篇 芯片研發(fā)崗位職責(zé)
高級(jí)芯片研發(fā)經(jīng)理 南京華捷艾米 南京華捷艾米軟件科技有限公司,華捷艾米,南京華捷艾米,南京華捷艾米 職位描述:
1)參與公司芯片項(xiàng)目的規(guī)格制定
2) 負(fù)責(zé)人工智能芯片研發(fā)項(xiàng)目日常管理工作
3) 參與芯片產(chǎn)品路線圖制定,并領(lǐng)導(dǎo)精干的設(shè)計(jì),驗(yàn)證,后端團(tuán)隊(duì)實(shí)施
崗位要求:
1)微電子/電子工程相關(guān)專業(yè)畢業(yè),有10年以上的芯片研發(fā)經(jīng)驗(yàn)
2)有極強(qiáng)的責(zé)任心及良好的團(tuán)隊(duì)合作精神
3)有6年以上,多媒體,圖像處理相關(guān)芯片研發(fā)經(jīng)驗(yàn)
4)有多顆多媒體芯片的完整研發(fā)經(jīng)歷,并在其中擔(dān)任關(guān)鍵技術(shù)領(lǐng)導(dǎo)崗位
5)深入了解ic設(shè)計(jì),量產(chǎn)流程的各個(gè)環(huán)節(jié),并能解決具體的技術(shù)問(wèn)題
6)有諸如isp,視頻編解碼,視頻后處理等關(guān)鍵ip的設(shè)計(jì)經(jīng)驗(yàn)
第18篇 芯片平臺(tái)崗位職責(zé)
高級(jí)軟件工程師(性能優(yōu)化方向)1272 展訊 展訊通信(上海)有限公司,展訊,展訊通信,展訊 崗位職責(zé):
1. 負(fù)責(zé)性能優(yōu)化相關(guān)工作;
2. 對(duì)芯片性能優(yōu)化負(fù)責(zé),包括但不限于提出芯片改進(jìn)方案,設(shè)計(jì)軟硬件協(xié)同優(yōu)化方案等;
3. 跟蹤業(yè)界性能相關(guān)最新進(jìn)展,并結(jié)合公司方案實(shí)際情況提出合適的應(yīng)用方案;
4. 負(fù)責(zé)解決性能優(yōu)化引入的問(wèn)題;
5. 上級(jí)安排的相關(guān)工作。
任職資格:
基本技能:
1. 計(jì)算機(jī)、通信、電子相關(guān)專業(yè); 碩士?jī)赡?本科四年以上相關(guān)工作經(jīng)驗(yàn);
2. 熟練掌握c/匯編語(yǔ)言;
崗位技能:
1. 熟悉arm、_86、risc-v等體系架構(gòu)(architecture);
2. 熟悉soc架構(gòu);(microarchitecture);
3. 熟悉amba、noc 等高性能bus;
4. 有基于fpga/pxp/zebu/haps/chip等芯片驗(yàn)證平臺(tái)相關(guān)使用和調(diào)試經(jīng)驗(yàn);
5. 有android,kernel,bsp,driver,bootloader,firmware或者相關(guān)軟件開發(fā)經(jīng)驗(yàn);
6. 具有l(wèi)inu_/thread os驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn),精通linu_問(wèn)題調(diào)試和android平臺(tái)穩(wěn)定性問(wèn)題分析者優(yōu)先;
7. 有cpu core/debug/trace/storage/lowpower等相關(guān)模塊驗(yàn)證和驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn)者優(yōu)先;
8. 有芯片功耗/性能分析等相關(guān)工作經(jīng)驗(yàn)者優(yōu)先;
9. 有g(shù)em5等開源建模工具/trace32/示波器/邏輯分析儀等調(diào)試工具使用經(jīng)驗(yàn)優(yōu)先;
10. 熟悉 pyphon/perl等腳本語(yǔ)言優(yōu)先;
11. 熟悉cache及memory架構(gòu)優(yōu)先;
12. 熟悉性能調(diào)優(yōu)工具優(yōu)先;(perf/lttng/strace/streamline/vtune etc.);
通用技能:
1. 良好的中英文交流能力;
2. 較強(qiáng)的邏輯思維能力,良好的學(xué)習(xí)能力及強(qiáng)烈的自我提升意識(shí);
3. 對(duì)工作充滿熱情,有創(chuàng)新力,并善于分析和發(fā)現(xiàn)問(wèn)題;
4. 良好的溝通能力和團(tuán)隊(duì)合作精神,有良好的產(chǎn)品質(zhì)量意識(shí),具有較強(qiáng)責(zé)任心。
第19篇 芯片管理崗位職責(zé)
電源管理芯片銷售總監(jiān) 光大芯業(yè) 紹興光大芯業(yè)微電子有限公司,光大芯業(yè),紹興光大芯業(yè),光大芯業(yè) 崗位職責(zé):
1、區(qū)域市場(chǎng)業(yè)務(wù)管理及推廣,負(fù)責(zé)定期開展市場(chǎng)調(diào)研,收集、分析、匯總客戶、市場(chǎng)、行業(yè)動(dòng)態(tài)及時(shí)把握行業(yè)發(fā)展趨勢(shì),合理調(diào)整市場(chǎng)銷售策略;
2、推動(dòng)完成公司制定的年度銷售任務(wù),合理分解目標(biāo)銷售任務(wù)并督導(dǎo)業(yè)務(wù)員執(zhí)行銷售計(jì)劃;定期檢查、監(jiān)督、考核計(jì)劃的執(zhí)行情況;
3、負(fù)責(zé)擬定本部門年、季度、月工作計(jì)劃及目標(biāo),并指導(dǎo)監(jiān)督業(yè)務(wù)員年、季度、月工作計(jì)劃的進(jìn)行;
4、負(fù)責(zé)區(qū)域市場(chǎng)的開發(fā)、銷售、售后服務(wù),協(xié)助并指導(dǎo)本部門業(yè)務(wù)員進(jìn)行市場(chǎng)開拓及客戶維護(hù),監(jiān)督指導(dǎo)、接待、談判銷售過(guò)程促進(jìn)成交,審核合同條款;
5、嚴(yán)格控制存貨及應(yīng)收帳款收繳工作,協(xié)助處理應(yīng)收帳款異常問(wèn)題。
6、結(jié)合銷售實(shí)際,負(fù)責(zé)區(qū)域銷售市場(chǎng)情況分析,做好大客戶、區(qū)域代理、區(qū)域銷售員的管理;
7、負(fù)責(zé)做好客戶申訴和質(zhì)量事故的善后處理及協(xié)調(diào)工作。
崗位要求:
1、本科學(xué)歷,電子類專業(yè),35歲以上,有電源類產(chǎn)品8年以上區(qū)域市場(chǎng)拓展經(jīng)歷。行業(yè)內(nèi)豐富人脈關(guān)系以及銷售經(jīng)驗(yàn)。
2、最好有有在大公司或外資公司工作或管理團(tuán)隊(duì)的經(jīng)驗(yàn)。
第20篇 芯片工藝崗位職責(zé)
芯片工藝工程師 廣東光大企業(yè)集團(tuán) 廣東光大企業(yè)集團(tuán)有限公司,光大集團(tuán),廣東光大企業(yè)集團(tuán) 崗位職責(zé):
1. 制程窗口優(yōu)化 、制程異常處置 。
2. 設(shè)備評(píng)估與改善 ,產(chǎn)品良率改善 。
3. 產(chǎn)品性能與成本結(jié)構(gòu)相關(guān)研發(fā)工作 。
4. 化學(xué)、光刻、薄膜、蝕刻、研磨、切割、點(diǎn)測(cè)、分選等前后段站別,需輪崗。
任職要求:
1. 本科及以上學(xué)歷,22-35歲,電子、材料,物理、化學(xué)、光電等相關(guān)專業(yè)。
2. 有半導(dǎo)體或光電產(chǎn)業(yè)相關(guān)制程經(jīng)驗(yàn)者佳,優(yōu)秀應(yīng)屆畢業(yè)生亦可。
3. 可接受輪崗,學(xué)習(xí)制程整合培訓(xùn)。職責(zé)描述:
任職要求:
